2位串行进位加法器
2位串行进位加法器
一、 实验目的
进一步熟悉QuartusII 的VHDL 文本设计流程，学习组合电路的设计、仿真和硬件测试
二、实验设备与软件平台
SOPC/DSP EDA实验箱，Quartus Ⅱ
三、实验原理
四、实验测试方案
用能产生高低电平的按键 键3、键4表示输入管脚a[0]、a[1],键1、键2表示输入管脚b[0]、b[1],发光二极管D1、D2表示输出管脚sum[0]、sunm[1],D3表示进位信号co ，发光二极管亮表示输出为“1”。
五、实验内容、步骤
1、启动Quartus II软件，建立工程。器件选择Cyclone 系列中的EP1C6Q240C8。
2、编写VHDL 程序，存盘编译。
3、通过编译后，建立波形文件，设置仿真输入信号，存盘。
4、进行仿真，分析结果。
5、进行引脚锁定，重新编译。
引脚锁定见下表: 【选用实验电路结构图NO.5】
6、下载到EDA 实验系统上的FPGA 中，进行实际测试。
六、实验结果及分析
（1）时序仿真波形图如下：
（2）在实验箱上的测试过程
相关文章
- 实验一 四位串行进位加法器的设计实验报告
- 加法器实验报告
- 加法器的设计与仿真
- 近似加法器
- 半加器.全加器及其应用
- 电子秒表实验报告
- 全加器实现的8位行波进位加法器
- 数电加减法运算电路
- 相位累加器原理
实验一 四位串行进位加法器的设计 一.实验目的 1. 理解一位全加器的工作原理 2. 掌握串行进位加法器的逻辑原理 3. 进一步熟悉Quartus 软件的使用,了解设计的全过程, 二.实验内容 1. 采用VHDL 语言设计四位串行进位的加法 ...
实验三 加法器的设计与仿真 一.实验目的 熟悉quartus ⅱ仿真软件的基本操作,用逻辑图和vhdl 语言设计加法器并验证. 二.实验内容 1.熟悉quartus ⅱ软件的基本操作,了解各种设计输入方法(原理图设计.文本设计. 波形设计) ...
实验三 加法器的设计与仿真 一.实验内容 1．用VHDL 语言设计全加器: 2．利用设计的全加器组成串行加法器: 3．用VHDL 语言设计并行加法器. 二.实验原理.波形仿真及波形分析 1.全加器 (1)VHDL 语言 LIBRARY IE ...
电子科技大学 UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 数字电路 课程设计报告 课程设计题目 近似加法器 学 号 [1**********]09 作者姓名 宁博宇 指导 ...
实验二 半加器.全加器及其应用 班级: 学号: 姓名: 一.实验目的 1.掌握全双进位全加器74LS183和四位二进制超前进位全加器74LS283的逻辑功能. 2.熟悉集成加法器的使用方法. 3.了解算术运算电路的结构. 二.实验设备 数字 ...
电子技术设计性 实训报告 学 号: 211002146 姓 名: 邱富烨 同 组 人: 夏文彬 班 级: 指导老师: 林雪健 日 期: 2012.09.07 目 录 一．实训目的------------------------------- ...
实验报告 实验项目 全加器实现的8位行波进位加法器 成绩 一.实验目的: 1. 理解加法器的原理: 2. 掌握各种常见的加法器的设计方法. 二.实验原理: 本实验中,用8个全加器实现8位的串行波进位加法器.所用的全加器内部逻辑如全加器的两个 ...
目 录 摘要.................................................................................................................. ...
相位累加器 一个正弦波,虽然它的幅度不是线性的,但是它的相位却是线性增加的. DDS 正是利用了这一特点来产生正弦信号.如图 2,根据DDS 的频率控制字的位数N ,把360° 平均分成了2的N 次等份. 图2,相位累加器原理 假设系统时钟 ...